摘  要：為了降低靜態(tài)隨機(jī)存儲器(SRAM)的功耗，提出了一種完全采用絕熱電路實(shí)現(xiàn)的WASRAM(Whole AdiabaticSRAM)，WASRAM的譯碼部分、存儲單元、讀出放大等全部采用絕熱電路結(jié)構(gòu)。針對WASRAM建立了功耗分析模型�；�于0．18μml．8VCMOS工藝，在不同頻率下針對不同存儲規(guī)模的SRAM進(jìn)行了功耗仿真、分析和比較。實(shí)驗(yàn)結(jié)果證明，WASRAM的低功耗效果十分明顯，與傳統(tǒng)CMOS電路實(shí)現(xiàn)的SRAM相比，在250MHz頻率下，WASRAM功耗降低了80％以上。
關(guān)鍵詞：SRAM；絕熱電路；功耗分析；低功耗

    絕熱(adiabatic)電路技術(shù)能夠顯著地降低電路的功耗(理論上功耗可降低為零)，是低功耗電路設(shè)計(jì)領(lǐng)域的一個(gè)研究熱點(diǎn)。在絕熱電路中，如果對溝道電阻消耗的能量采用絕熱處理，同時(shí)把儲存在電容上的電荷能量回收到電源實(shí)行再利用，就可以實(shí)現(xiàn)整個(gè)電路的低功耗設(shè)計(jì)。
    作為系統(tǒng)芯片的重要組成部分，SRAM的存儲規(guī)模不斷增加，導(dǎo)致了功耗也迅速增加，所以低功耗設(shè)計(jì)仍將是SRAM的主要研究發(fā)展方向。文獻(xiàn)表明采用絕熱電路使SRAM在讀寫數(shù)據(jù)階段節(jié)省至少50％以上的功耗。目前絕熱SRAM的設(shè)計(jì)主要分為以下兩類：一種是改進(jìn)存儲器SRAM的局部電路，如文的絕熱線驅(qū)動(dòng)器，文的絕熱鎖存器／驅(qū)動(dòng)器；另一種在多個(gè)部分采用了絕熱電路，但是工作頻率較低，如文為10 MHz，而文僅為5 MHz。為了更好地利用絕熱電路，本文提出了全部采用絕熱電路實(shí)現(xiàn)的靜態(tài)隨機(jī)存儲器(WASRAM)。
    WASRAM的譯碼部分、存儲單元、讀出放大等全部采用絕熱電路。本文還建立了WASRAM的功耗分析模型，進(jìn)行了功耗分析。

l WASRAM電路設(shè)計(jì)

1．1 WASRAM寫操作設(shè)計(jì)
    為了實(shí)現(xiàn)數(shù)據(jù)寫入操作，需要寫譯碼器選中存儲單元，再通過數(shù)據(jù)位線把數(shù)據(jù)送入存儲單元中。圖l給出了WASRAM實(shí)現(xiàn)數(shù)據(jù)寫入操作的電路示意圖。

    WASRAM的譯碼器采用如圖l所示的高速絕熱電路結(jié)構(gòu)。由于PI管導(dǎo)通需要驅(qū)動(dòng)字線等效電容，P1管的尺寸為8λ／1λ，其他的管子可以采用小尺寸設(shè)計(jì)，λ為最小工藝尺寸。
    WASRAM采用的存儲單元電路與傳統(tǒng)的存儲單元相類似，如圖1所示。存儲單元中的電源是為絕熱電路設(shè)計(jì)的功率時(shí)鐘電源Cclk。如果要改寫單元中的數(shù)據(jù)，在寫字線WWL達(dá)到高電平前要使Cclk下拉到低電平。WWL為高電平，使得在管子N4和N6導(dǎo)通時(shí)，存儲單元中的P1、P2、N1、N2、N3、N5就構(gòu)成了絕熱電路結(jié)構(gòu)。通過位線WBL，和BWBL把數(shù)據(jù)寫入到存儲單元中。
    為了實(shí)現(xiàn)存儲單元需要的單元時(shí)鐘信號Cclk，本文提出了一種簡單高速的單元時(shí)鐘產(chǎn)生電路(見圖1)。當(dāng)寫使能信號WEN為低電平時(shí)，電路沒有寫入操作，Cclk保持為高電平；當(dāng)需要寫入數(shù)據(jù)時(shí)，信號WEN為高電平，根據(jù)寫地址信號選中某一單元的單元時(shí)鐘信號，使之下拉到低電平。圖2是完成數(shù)據(jù)寫入的時(shí)序仿真結(jié)果，寫入數(shù)據(jù)為“101010”，功率時(shí)鐘PCO的頻率為250MHz。

1．2 SRAM數(shù)據(jù)讀出設(shè)計(jì)
    讀譯碼器也采用高速絕熱電路結(jié)構(gòu)，如圖3所示。由于P1管導(dǎo)通需要驅(qū)動(dòng)字線等效電容，所以通常P1管的尺寸為8λ／1λ，其他的管子可以采用小尺寸設(shè)計(jì)。當(dāng)SRAM讀出數(shù)據(jù)時(shí)，譯碼器選中陣列中的某一單元，讀字線RWL上升到高電平。MOS管N3和N4同時(shí)導(dǎo)通，如圖3所示。單元讀出門管N5、N6和讀出放大電路中的N1、N2和P1、P2構(gòu)成了絕熱電路結(jié)構(gòu)，存儲單元中的數(shù)據(jù)通過位線和讀出放大電路送到了數(shù)據(jù)線“Data”和“Data-b”上。圖3c是完成數(shù)據(jù)讀出的時(shí)序仿真結(jié)果，讀出數(shù)據(jù)為“101010”，功率時(shí)鐘頻率為250 MHz。

1．3 實(shí)驗(yàn)與結(jié)果分析
    基于0．18μm 1．8 VCMOS工藝，對不同規(guī)模的SRAM在不同頻率下進(jìn)行了功耗仿真。圖4給出了傳統(tǒng)SRAM和WASRAM的平均功耗比較。傳統(tǒng)SRAM采用了低功耗的電流模式讀寫數(shù)據(jù)結(jié)構(gòu)。表1對WASRAM與其他絕熱SRAM的性能進(jìn)行了比較。

    根據(jù)圖4和表1的分析，我們可以得到：

    結(jié)論l 本文絕熱SRAM比傳統(tǒng)SRAM的功耗降低了至少80%。
    結(jié)論2 本文SRAM比其他絕熱SRAM功耗降低程度較大，工作頻率更高。
    結(jié)論3 存儲規(guī)模變化對絕熱SRAM的功耗變化影響較小。

2 絕熱SRAM功耗分析
    傳統(tǒng)SRAM功耗主要包括：字線功耗、位線功耗、讀出放大器功耗和譯碼器功耗等，其中字線功耗和位線功耗分別為：

工博士工業(yè)品商城聲明：凡資訊來源注明為其他媒體來源的信息，均為轉(zhuǎn)載自其他媒體，并不代表本網(wǎng)站贊同其觀點(diǎn)，也不代表本網(wǎng)站對其真實(shí)性負(fù)責(zé)。您若對該文章內(nèi)容有任何疑問或質(zhì)疑，請立即與商城(haoruiqc.cn)聯(lián)系，本網(wǎng)站將迅速給您回應(yīng)并做處理。
聯(lián)系電話：021-31666777
新聞、技術(shù)文章投稿QQ：3267146135  投稿郵箱：syy@gongboshi.com